Implementation of the Logistic Map with FPGA using 32 bits fixed point standard

⎯ This article presents a design of the logistic map by means of FPGA (Field Programmable Gate Array) under fixed-point standard and 32-bits of precision. The design was carried out with Altera Quartus platform. The hardware description language VHDL-93 has been adopted and the results were simulated by means of Altera ModelSim package. The main of the project was to produce a chaotic system with a low energy and time cost. Using the VHDL, it was possible to use only 1439 logical gates from 114480 available. The Lyapunov exponent has been calculated with good agreement with literature reference, which shows the effectiveness the proposed method. Keywords⎯ FPGA, Logistic Map, Fixed Point Standard, Round Modes, Chaos Theory. Resumo⎯ Este artigo apresenta a implementação do mapa logístico usando FPGA (Field Programmable Gate Array) no padrão de 32 bits com ponto fixo. O projeto foi desenvolvido utilizando o software Quartus da Altera. Utilizou-selinguagem de descrição de hardware VHDL-93 e a simulação do resultado final foi feita no software ModelSim, também da Altera. O projeto teve como elemento norteador a proposição de um sistema caótico com baixo consumo de energia e tempo. Usando a linguagem VHDL, foi possível utilizar apenas 1439 portas lógicas de um total de 114480. O expoente de Lyapunov calculado e apresentou boa concordância com os valores presentes na literatura, confirmando o êxito do projeto. Palavras-chave⎯ FPGA, Mapa Logístico, Padrão Ponto Fixo, Modos de Arredondamento, Teoria do Caos.